TESTING SYSTEM FOR SERIES BIT-STREAM CIRCUIT

Publication number: JP4273081 (A) Publication date: 1992-09-29

EP0475631 (A2) EP0475631 (A3) EP0475631 (B1) US5150048 (A) Inventor(s): ROBAATO II MAKOORIFUE; KURISUTOFUAA BII KAIN; JIYON

II SHIIFUAAZU

HEWLETT PACKARD CO + Applicant(s):

Classification:


- international: G01R31/317; G01R31/319; G01R31/28; (IPC1-7): G01R31/318;

H04L12/26

- European: G01R31/319C1; G01R31/319S1 Application number: JP19910222821 19910903 Priority number(s): US19900581604 19900912

Abstract of JP 4273081 (A)

PURPOSE: To enable a complex circuit test of a complex combination by a method wherein a serial test card system is connected to a test specimen device, and various signals between the test specimen devices are controlled by a personality module. CONSTITUTION: A substrate tester 100 is used for testing a circuit of a test specimen device 102. A pattern storing sequencer module 104 provides a test function in a circuit required for a test of the device 102 via buses 110, 112. Further, four personality modules are included in a serial test card 106, an input signal is sent to the device 102 via the bus 112, while a response signal from the device 102 is received via the bus 110. Further, the card 106 communicates with a controller 108 via a bus 116. Further, in a device 100, the card 106 communicates mutually with the sequencer 104 via a bus 118.; A test by the card 106 is complemented by the sequencer 104 and controller 108.



Also published as:

more >>

] JP3398394 (B2)

Data supplied from the espacenet database — Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平4-273081

(43)公開日 平成4年(1992)9月29日


| (51) Int.Cl. ⁵ | 識別記号 | 庁内整理番号 | FΙ | | | 技術表示箇所 | |
|---------------------------|----------------|---------|---------|-----------------------|----------------|----------------|--|
| G 0 1 R 31/318 | | | | | | | |
| H 0 4 L 12/26 | | | | | | | |
| | | 6912-2G | G 0 1 R | 31/28 | | A | |
| | | 8732-5K | H 0 4 L | 11/12 | | | |
| | | | | 審査請求 | 未請求 | 請求項の数1(全 17 頁) | |
| (21)出願番号 | 特顯平3-222821 | | (71)出顧人 | 590000400 | | | |
| | | | | ヒユーレ | ノツト・ノ | ペツカード・カンパニー | |
| (22)出顧日 | 平成3年(1991)9月3日 | | | アメリナ | ウ合衆国 カ | カリフオルニア州パロアル | |
| | | | | トル | // ! | ・ストリート 3000 | |
| (31)優先権主張番号 | 581604 | | (72)発明者 | ロバート | ト・イー・ | ・マコーリフエ | |
| | 1990年9月12日 | | | アメリカ合衆国コロラド州80538ラヴラン | | | |
| (33)優先権主張国 | 米国 (US) | | | ド, エイ | イヴオンラ | デイル・ドライヴ・1633 | |
| | | | (72)発明者 | クリスト | クリストフアー・ビー・カイン | | |
| | | | | アメリカ合衆国コロラド州80501ロングモ | | | |
| | | | | ント, シ | ンヤドソン | ン・ストリート・2122 | |
| | | | (74)代理人 | 弁理士 | 古谷 | ¥ (外3名) | |
| | | | | | | 最終頁に続く | |

(54) 【発明の名称】 直列ピツトストリーム回路の試験システム

(57)【要約】

【目的】 複数の直列チャネルを介して供試基板にイン タフェースする直列通信電子回路基板の試験システムを 提供する。

【構成】 システムは複数のパーソナリティモジュールを含み、各モジュールは1つのチャネルに直接インタフェース可能である。パーソナリティモジュールは、特定の直列レベルシフト、データコード化/解読、回線終端、及びクロック/フレーミング抽出を実施する。システムは、また、1又はそれ以上の再構成可能なピットプロセッサを含み、ピットプロセッサは構築プロックをなすように接続されて、パーソナリティモジュールと送受信される直列データ上で低レベル処理を実行する。複数の直列試験シーケンサのうちの1つが再構成ピットプロセッサとデータを送受信して、チャネルとの試験パターンのやり取りを制御するためのユーザプログラマブル手段を提供し、さらに、システム制御器を介してユーザにインタフェースする。



【特許請求の範囲】

【請求項1】直列ビットストリーム回路の試験システム であって:前記システムと前記回路とを接続し、前記回 路の直列ビットストリーム信号形式を共通ビットストリ 一ム信号形式に変換するための、パーソナリティモジュ ール手段と;前記パーソナリティモジュール手段に接続 されて、前記共通ビットストリームストリーム形式と変 換されたピットストリーム信号形式の間の変換を行うた めの、再構成ピット処理手段と;前記再構成ピット処理 手段に接続されて、前記直列ピットストリーム回路を試 10 キテクチャは、DUTにうまく整合した。 験し、前記回路を性格に機能しているものとして輸別す るか、又は不良なものとして前記回路を拒絶するための プログラマブル直列試験シーケンサ手段と;から成るこ とを特徴とする、試験システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電子試験に関するもの であり、とりわけ、回路カード及び素子の試験に関する ものである。さらに詳述すると、本発明は、直列遠隔通 信回路カード及び素子の試験に関するものである。

【従来の技術】電子素子をプリント回路基板にハンダ付 けしてから、電子素子とプリント回路基板の試験を行う のは、重要である。素子及び回路基板の試験のため、回 路内試験、製造欠陥アナライザ、及び、機能試験を含む いくつかの異なるアプローチが開発された。

【0003】回路内試験は、プリント回路基板上の素子 を倒々に試験し、これらの素子が適正に働いているか否 かを確かめるために用いられてきた技法である。このプ 用いて個々の各素子にアクセスし、別個に該素子の試験 が行われる。こうして、機能していない素子を識別し て、その交換を行うことによって、回路基板全体がスク ラップにならないようにすることができる。このプロセ スは、素子内の回路が既知のものであり、簡単に試験を 行うことが可能な単純な素子の場合には、有効な働きを する。供試案子が複雑であったり、あるいは、案子内の 回路が未知の場合、回路内試験では、満足のゆく結果を 得ることはできない。

可能にし、実施にそれほど費用がかからない別の種類の 試験装置である。該装置は、プリント回路基板の短絡、 欠漏のある集積回路、曲がった素子ピン等のような製造 故障を突きとめるように設計されている。これらの装置 は、短絡や、著しいアナログ故障を見つけることに関し てはかなり良好な仕事をするが、基板のディジタルセク ションを試験する場合には不十分である。

【0005】機能試験では、所定の入力信号を加えて、 プリント回路基板の出力をモニタし、素子の全てがそっ かを判定する手順が用いられている。パターン記憶式機 能テスタは、供試装置 (DUT: Device Under Test) の入力ピンにディジタル刺激を加え、所定の時間量だけ 待って、DUT出力ピンのの状態を調べるものである。 初期DUTのほとんどは、離散的SSI理論ゲートで構 成されており、単純な組合わせによる機能すなわち状態 マシン機能を果たすので、このアーキテクチャは、ディ ジタル基板試験の初期要求に十分適合するものであっ た。供試装置DUTが単純であるため、この試験のアー

【0006】マイクロプロセッサの導入によって、パス 構造のアーキテクチャを備えたDUTが普通になった。 こうした基板に関する試験の書込みを容易にしようとし て、メモリエミュレーション、パスエミュレーション、 及び、マイクロプロセッサエミュレーションといったさ まざまな試験の強化が計られてきた。こうした強化のそ れぞれの目的は、試験プログラマから、低レベルの固有 環境においてDUTを取り扱うという荷重を取り除くこ とであった。

20 【0007】現在、DUTは、より高速で、さらに強力 なマイクロプロセッサ、多重処理テクノロジ、直列通信 チャネル、混合信号機能、及び、アプリケーションに固 有の集積回路(ASIC)といった各種カスタム回路構 成を備えている。これらのテクノロジは、単一シーケン サによるパターン配憶式試験アーキテクチャの能力に無 理な負担をかけることになる。すなわち、テスタのアー キテクチャは、もはや供試装置のアーキテクチャにうま く整合しない。

【0008】我々は、急増する通信の真只中にいる。世 ロセスでは「ネイルベッド (bed of nails)」テスタを 30 界の通信に対する要求に歩調を合わせる試みの中で、ロ ーカルエリアネットワーク(LAN)、広域ネットワー ク(WAN)、公共パケットスイッチネットワーク(P PSN)、及び、今や、統合サービスディジタルネット ワーク(ISDN)が、大規模に実施されている。これ らネットワークの設計は、主として、直列通信チャネ ル、及び、該チャネルを介した情報の送信プロセスを中 心に置くものであった。また、ディスクドライブ、自動 車制御システム、及び航空機制御システムといった、よ り特殊化されたタイプの直列通信アプリケーションも存 【0004】製造欠陥アナライザは、より単純な試験を 40 在する。今日の基板テスタは、直列通信テクノロジのさ まざまな要素に悩まされている。例えば、遠隔通信にお ける信号は、だだ2つだけの状態だけではないく、時に は、3つないし4つの論理状態またはレベルを示す可能 性がある。直列ビットストリームは、自己クロック式の 場合が多く、ビットストリームからクロックを回復し て、データビット境界の画定に利用しなければならな い、通信チャネルは、ピットに多重化が可能であり、論 理的に互いに連関するビットが、他のチャネルのビット によって時間的に分離される。試験の実施前に、各チャ ろていて、回路基板上において適正に動作しているか否 50 ネルからのビットを統一のとれた、意味をなす情報の流

れの再アセンブルしなければならない。

【0009】このタイプのシステムにおけるDUTは、 単一基板上にいくつかの直列通信チャネルを備えている ことが多い。これらのチャネルは、物理的にインタフェ ースを分離するだけでなく、機能的にも分離し、各チャ ネルは、DUTで実行される関連プロセスによって制御 される。これらのプロセスは、共通のマイクロプロセッ サ、独立したマイクロプロセッサ、アルゴリズム状態マ シン、または、特殊VLSI部品によって制御すること ができる。外部ワールドの観点からすると、各チャネル 10 Tに対する、及び、DUTからの送信及受信データクロ は、独立した自立通信チャネルのように思われる。単一 シーケンサによるパターン記憶式テスタのアーキテクチ ャでは、いくつかの独立したチャネルを備え、非同期的 に処理が実行されるDUTの試験はかなり困難である。

【0010】基板は、いくつかの同一チャネルが同じ処 理を実施するように設計することができる。こうした基 板を適時有効に試験するには、全てのチャネルを並列に 働かせる必要がある。信号シーケンサのアーキテクチャ は、複数の並列同一処理の試験にかなりの困難を伴う。

【0011】例えば、RS/232、IEEE802. 3、イーサネット、ISDN等のような多くの規格が、 直列通信において開発された。汎用テスタは、これらの 規格に関した試験能力を組み込んでいなかったので、こ れらの規格のそれぞれを扱えるように再プログラミング を施さなければならない。

[0012]

【発明が解決しようとする課題】従って、当該技術にお いては、それぞれ、異なるプロセスによって制御可能な 複数のチャネルを備えた直列カードを試験することがで きる試験システムに対する要求がある。さらに、全て、 並列試験が可能な、複数の同一チャネルを備えた基板を 試験することができるテスタに対する要求がある。さら に、当該技術において、こうしたシステムに対して、共 用される直列通信プロトコルに関する組込み試験能力を 付与したいという要求もある。本発明は、当該技術にお ける上配の要求及びその他の要求を満たすものである。

【0013】本発明の目的の1つは、複雑な組合わせの 複雑な回路試験するための試験システムを提供すること である。

して、試験毎に使用される可能性の高いハードウェア及 びソフトウェア要素を設けることである。

【0015】もう1つの目的は、共用される直列通信ブ ロトコルに関する組込み試験能力を備えたシステムを提 供することである。

【0016】本発明のもう1つの目的は、複数のプロセ ッサによって制御可能な複数のチャネルを備えた、多重 処理環境試験が可能なシステムを提供するこである。

【0017】もう1つの目的は、複数の同一チャネルの 試験に簡単に利用できる試験能力を提供することであ 50 一ドすることによって制御される。このコンセプトによ

る.

【0018】さらにもう1つの目的は、高ピット伝送速 度で直列データの処理を行える複数の再構成可能なプロ グラマブルモジュールを提供することである。

[0019]

【課題を解決するための手段】本発明の以上の態様及び その他の態様は、4つの物理的直列チャネルを介して、 供試装置(DUT)に接続された直列試験カード(ST C) システムで実現される。これらのチャネルは、DU ック信号、フレーム信号、及び、制御信号を伝送する。 各信号の機能は、直列チャネルの特性によって決まり、 STC内に配置されたパーソナリティモジュールによっ て制御される。4つのチャネルのそれぞれは、やはり、 多重化して、追加直列試験チャネルが得られるようにす ることができる。

【0020】直列通信の場合、単一の物理チャネルは、 1つ以上の論理チャネルで構成されることがよくある。 物理チャネルは、また、さまざまな電気的インタフェー 20 ス問題を生じる可能性がある。直列通信案の多くは、似 たようなものであるが、全て、わずかに異なる回線の終 端、公称電圧レベル、及び、他のパラメトリック仕様を 備えているのが普通である。STCは、これらの試験に 関する問題を3つの基本資源、すなわち、パーソナリテ ィモジュール (PM)、再構成可能なピットプロセッサ (RBP)、及び、直列試験、シーケンサ(STS)に よって取り扱う。

【0021】パーソナリティモジュール (PM) は、D UTの物理チャネルに直接インタフェースするために用 30 いられる小形回路である。パーソナリティモジュール は、特定の直列プロトコルに関して必要とされる、レベ ルシフト、データコード化/解読、回線終端、及び、ク ロック/フレーミング抽出を実施する。

【0022】再構成可能なピットプロセッサ (RBP) は、直列ピットストリームの「フィルタ」要素である。 STCには、2つ以上のRBPが含まれており、RBP は、直列ビットストリームに対する低レベル処理を行う ため、ユーザが指定する構築プロックをなすように、ス トリング処理を施すことができる。一般に、PMとST 【0014】もう1つの目的は、こうしたシステムに対 40 Sの間に、1つ以上のRBが接続される。RBPは、チ ャネル分割、すなわち、物理チャネルの複数論理チャネ ルへの分割といった機能、及び、HDLCピットスタッ フィング、フレーミング、及び、循環冗長検査といった レイヤ1のプロトコル処理を実施する。。各RBPは、 ゲートアレイのプログラミングに用いられ、試験毎にR BPの機能性を変更することができる内部RAMを含ん だ、プログラマブルゲートアレイによって実現する。プ ログラマブルゲートアレイの構成、従って、機能性は、 ゲートアレイの内部RAMに「サーキットウェア」をロ

って、RBPを、簡単に特定のプロトコルに合わせるこ とが可能な、一般的な直列ピットストリーム処理アーキ テクチャの一部にすることができる。

【0023】直列試験シーケンサ(STS)によって、 ユーザがDUTの論理チャネルと物理チャネルの両方ま たは一方に対して試験パターンを加え、また、それらか ら試験パターンを受け取るのを制御するための、ユーザ プログラマブル手段が得られる。STSを介して、ユー ザは、高レベルデータのパッファリングを施されたフレ ル及び再構成可能なピットプロセッサが、直列通信プロ トコルでしばしば出くわす単調で退屈な低レベルの処理 を取り扱う。複数STSが、単一のSTCで利用でき る。また、複数STSは、任意の物理的チャネルアクセ スすることができ、物理的チャネル内において複数の論 理チャネルに対する同時アセクスを可能にする。

【0024】4つのパーソナリティモジュールが、4つ の直列インタフェースを供試装置に接続する。4つのパ ーソナリティモジュールのそれぞれは、1つ以上のST は、4つの再構成可能なビットプロセッサ及び2つの直 列試験シーケンサが含まれている。パーソナリティモジ ュール間における、再構成可能なビットプロセッサを介 した、及び、直列試験シーケンサへのデータの流れは、 直列試験シーケンサによってプログラム可能である。パ ーソナリティモジュール、再構成可能なビットプロセッ サ、直列試験シーケンサ、及び、フレキシブルな相互接 続を組み合わせることによって、直列ビットストリーム 回路にとって極めて強力な試験システムが得られる。

【実施例】以下の説明は、現在のところ最良と考えられ る本発明の実施態様である。この説明は、限定的な意味 に解釈すべきものではなく、単に、本発明の一般的な原 理を説明するためのものである。本発明の範囲は、特許 請求の範囲を基準にして決定するのが望ましい。

[0025]

【0026】本発明は、従来の基板試験装置と共に、複 雑なディジタル論理回路を備える基板、とりわけ、直列 通信回路を備えた基板の試験に用いられる試験システム である。従来の基板試験装置は、汎用コンピュータ、及 び、ユーザインタフェースを備えており、一方、基板試 40 験装置内に含まれる本発明は、複雑な直列通信基板の試 験を可能にするフレキシブルなアーキテクチャを提供す る。このアーキテクチャは、多数の特定の直列ビットス トリームフォーマット及びプロトコルの対するインタフ ェースを行うのに十分な一般性を有しているが、直列通 信試験アプリケーションに特有の要件を満たすのに十分 な特殊性を有している。

【0027】直列試験カード(STC)と呼ばれる本発 明は、4つの物理的な直列チャネルを介して、供試装置

での論理信号で構成される。これらの信号は、DUTに 対する、及びDUTからの、送信データと受信データク ロック信号、フレーム信号、及び、制御信号を伝えるも のである。8つの信号のそれぞれに関する機能は、直列 チャネルのパーソナリティによって決まる。パーソナリ ティの中には、8つの信号を全て明示的に用いるものも あり、そのサブセットを利用したり、複数の信号を組み 合わせて、1つの物理的なラインにするものもある。さ らに、複数の直列チャネルを組み合わせて、各チャネル ームのプログラマ制御を行い、パーソナリティモジュー 10 毎に9つ以上の信号が得られるようにすることもでき る。チャネルの特性は、STC内に位置するパーソナリ ティモジュールによって制御される。

【0028】直列通信の場合、単一チャネルは、1つ以 上の論理チャネルから構成される場合が多い。例えば、 ISDN基本速度Sパスは、2つのBチャネル、Dチャ ネル、及び、維持チャネルから構成される。ISDN基 本速度チャネルのような物理的チャネルの試験は、これ らの各論理チャネルの他のチャネルとは別個に扱うこと ができる場合には、はるかに単純になるのが普通であ Sモジュールに接続可能である。各STSモジュールに 20 る。これは、特に、HDLCのような高レベルのプロト コルが、論理チャネルの1つで実行されている場合にあ てはまる。物理的チャネルは、また、困難な電気的イン タフェース問題も提示する。直列通信案の多くは、似た ようなものであるが、全て、わずかに異なる回線の終 端、公称電圧レベル、及び、他のパラメトリック仕様を 備えているのが普通である。STCは、これらの試験に 関する問題を3つの基本資源、すなわち、パーソナリテ ィモジュール、再構成可能なピットプロセッサ、及び、 直列試験シーケンサによって取り扱う。

> 【0029】パーソナリティモジュールは、DUTの物 理チャネルに直接インタフェースするために用いられる 小形回路である。パーソナリティモジュールは、特定の 物理プロトコルに関して必要とされる、レベルシフト、 データコード化/解読、回線の終端、及び、クロック/ フレーミング抽出または挿入を実施する。物理的に、バ ーソナリティモジュールは、供試装置の特定の物理的ブ ロトコルをSTC内で用いられる内部プロトコルの間の インタフェースをなすように設計されている。

【0030】再構成可能なピットプロセッサ(RBP) は、直列ピットストリームの「フィルタ」要素である。 STCには、2つ以上のRBPが含まれており、RBP は、直列ビットストリームに対する低レベル処理を行う ため、構築プロックをなすように接続することができ る。RBPは、チャネル分割、すなわち、物理チャネル の複数論理チャネルへの分割といった機能、及び、HD LCピットスタッフィング、フレーミング、及び、循環 冗長検査といった層1プロトコル処理を実施する。各R BPはユーザが指定したようにストリング処理を施せる ように同一のピンアウトを備えている。RBPの機能、

(DUT) に接続される。各物理的チャネルは、8つま 50 すなわち、「フィルタリング作用」は、アプリケーショ

ン毎に変更する必要がある。各RBPは、ゲートアレイ のプログラミングに用いられる内部RAMを備えたプロ グラマブルゲートアレイによって実現する。プログラマ ブルゲートアレイの構成、従って、機能性は、ゲートア レイの内部RAMに「サーキットウェア」をロードする ことによって制御される。この概念によって、RBP を、簡単に特定のプロトコルに合わせることが可能な、 一般的な直列ビットストリーム処理アーキテクチャの一 部にすることができる。

【0031】直列試験シーケンサ(STS)によって、 ユーザが、DUTの論理チャネルと物理チャネルの両方 または一方に対して試験パターンを加え、また、それら から試験パターンを受け取るのを制御するための手段が 得られる。STSを介して、ユーザは、高レベルデータ のパッファリングを施されたフレームのプログラム制御 を行い、パーソナリティモジュール及び再構成可能なビ ットプロセッサが、直列通信プロトコルの単調で退屈な 低レベルの処理を取り扱う。低レベルデータに対するア セクスは、デバックモード及び診断モードにおいても利 る。4つまでSTSが、任意の物理的チャネルにアセク スすることができ、その物理的チャネル内において4つ の論理的チャネルに同時にアセクスすることを可能にし ている。RBPは、一般に、パーソナリティモジュール とSTSの間に接続される。STCで利用可能なRBP は、16あり、各対をなすSTS毎に4つある。

【0032】パーソナリティモジュール、再構成可能な ビットプロセッサ、及び、直列試験シーケンサの相互接 続については、図に関連して以下に説明する。

【0033】図1には、本発明及び汎用基板試験装置に 30 それを組み込んだ状態のプロック図が示されている。こ こで、図1を参照すると、基板試験装置100は、供試 装置102の回路を試験するために用いられる。供試2 つ以上の装置を同時に試験することが可能である。基板 試験装置100には、汎用コンピュータ機能と、基板試 験装置のユーザに対するユーザインタフェースを提供す るシステム制御器108が含まれている。パターン配憶 式シーケンサ及びピンカードモジュール104は、刺激 パス112及び応答パス110を介して、供試装置に接 統されている。パターン記憶式シーケンサモジュール1 40 0 4 は、供試装置の試験に必要な回路内試験機能を提供 する。パターン記憶式シーケンサ104は、パス114 を介してシステム制御器に接続される。システム制御器 108及びパターン記憶式シーケンサ104は、従来の 設計であり、いくつかのメーカから容易に入手可能であ る。こうした装置の1つには、カリフォルニア州パロア ルト所在のヒューレットパッカード社製のモデル307 0がある。

【0034】本発明の直列試験カード106は、供試装 徽102の複雑な試験を行うように散計されている。 $\imath 6000$ のプロック図に示されている。次に、図3を参照する

列試験カードは、刺激パス112を介して供試装置を刺 激するための入力信号を送り、その一方で、応答パス1 10を介してDUTからの応答信号を受信する。直列試 験カード106は、ホストパス116を介してシステム 制御器、従ってユーザとの通信を行う。基板試験装置1 00は、互いに、また、トリガバス118を介してパタ ーン記憶式シーケンサ104と通信する、複数の直列試 験カード106を備えることができる。パターン記憶式 シーケンサ104及び制御器108は、従来の設計であ 10 るが、本発明の直列試験カード106によって可能な試 験を補足するものである。

【0035】図2には、図1の直列試験カード106に 関するブロック図が示されている。ここで、図2を参照 すると、直列試験カード106には、4つのSTSモジ ュール202に接続された4つのパーソナリティモジュ ール204が含まれている。パーソナリティモジュール 204とSTSモジュール202との接続は、4つのS TS相互接続パス206及びプログラミングパス208 を介して行われる。STSモジュール202は、トリガ 用できる。単一のSTCで、8つのSTSが利用でき 20 パス118を介して互いに接続され、ホストバス116 を介してシステム制御器(図1)に接続されている。パ ーソナリティモジュール204と供試装置の間における 通信は、各パーソナリティモジュール204が接続され た刺激パス112、及び、やはり、4つのパーソナリテ ィモジュール204の全てに接続された応答パス110 を介して行われる。

> 【0036】STSモジュール及びパーソナリティモジ ュールの独特な直列相互接続アーキテクチャによって、 直列データ送信及び受信経路構成のソフトウェア制御が 可能になる。4つのSTS相互接続パス206のそれぞ れが、実際には、3つの別個になったサブバス、すなわ ち、データ送信パス、データ受信パス、及び、制御パス から構成される。制御バスには、制御/状況バスに加 え、パーソナリティモジュール204からの割込回線に も応じた信号が含まれている。図2に示すように、各パ ーソナリティモジュール204は、STS相互接続パス 206のうち1つだけにしか接続されていない。一方、 各STSモジュール202は、STS相互接続パス20 6の3つに接続されている。これによって、STSモジ ュールを供試装置に接続する場合、全て、プログラミン グソフトウェアを介して行われたり、3つまでパーソナ リティモジュール204を介して行ったりする。かなり のフレキシビリティが得られる。

> 【0037】プログラミングパス208は、パーソナリ ティモジュールにおいてプログラマブルゲートアレイに プログラミング情報を送るために用いられる。STSモ ジュール202のそれぞれは、プログラミング情報をパ ーソナリティモジュール204の1つに送る。

【0038】図3には、図2のSTSモジュール202

と、STSモジュール202には、4つの再構成可能な ピットプロセッサ402、404、406及び408 と、2つの直列試験シーケンサ410及び412が含ま れている。RBP及びSTSは、4つの相互接続パス4 14、416、417及び418と相互接続される。S TSとRBPの相互接続は、各RBP毎に、アクティブ ダウンストリームポート0または1を選択し、各STS 毎に、アクティブポート0、1、または2を選択するこ とによって構成される。

リティモジュールの独特な直列相互接続アーキテクチャ によって、データ送信及び受信直列経路構成のソフトウ エア制御が可能になる。DUTからの直列データは、1 つ以上のSTSへの途中でパーソナリティモジュール及 び1つ以上のRBPを通過する。データがその移動時に たどる正確な経路は、直列相互接続のプログラミング、 及び、パーソナリティモジュール及びRBPにプログラ ムされる特定の機能性によって決まる。

【0040】4つのSTS相互接続パス414、41 6、417、及び、418によって、4つのRBP40 20 2、404、406、及び、408をさまざまなやり方 で相互接続することが可能になる。例えば、STSモジ ュール410は、ポート0からSTS相互接続パス41 4を介してRBPモジュール402の入力に出力を送 り、RBPモジュール402の出力は、直接STSモジ ュール202のポート2とポート1といずれかに送るこ とができる。一方、STSモジュール410は、そのポ ート2からRBPモジュール406に出力を送ることも でき、RBPモジュール406は、そのポート1からS 8に出力を送ることが可能であり、RBPモジュール4 08は、さらに、ポート0からRBPモジュール402 に出力を送り、ここから、STSモジュール202のポ ート2またはポート1を介して出力を送り、こうして、 3つのRBPモジュールが順次用いられることになる。

【0041】プログラミングパス208は、下方のST S4121, RBP402, 404, 406, 4080 それぞれ、及び、STSモジュールに接続されたパーソ ナリティモジュールにプログラミング情報を送る。この バスは、直列データを伝送するものであり、各RBP及 40 びPMに対して「環状連鎖」されている。

【0042】図4には、図2のSTS相互接続パス20 6のダイヤグラムが示されている。次に、図4を参照す ると、STS相互接続パスを構成する3つのサブパス、 すなわち、それぞれ、複数の信号を伝送する、送信パス 402、受信パス404、及び、制御/状況パスが示さ れている。送信パス402内の送信データ (TD) 信号 408には、送信パスを介して上流モジュールから下流 モジュールへ送られる直列データビットが含まれてい

できるし、一方、RBPまたはPMを下流モジュールと することもできる。送信クロック (TCL) 信号410 は、送信データ(TD)信号408のピットがいつ有効 になるかを規定する連続クロックである。送信クロック 可能化(TCE)信号412は、送信クロックがいつ有 効になるかを規定する、従って、送信データの刻時がい つ可能になるかを識別するのに用いられる。送信フレー ム同期(TFS)信号414は、各フレームの開始及び 終了を規定する。受信パス404は、送信パス402の 【0039】STSモジュールと、STC内のパーソナ 10 信号に対応する1組の信号を伝送する。受信データ (R D) 信号416には、受信する直列ビットストリームが 含まれている。受信クロック(RCL)信号418は、 受信データ信号の各ビットがどこで生じるかを規定し、 受信クロック可能化(RCE)信号420は、受信クロ ックがいつ有効になるかを規定する。従って、RD信号 416の刻時がいつ可能になるかを識別する。受信フレ ーム同期(RFS)信号422は、RD信号416内に おける各フレームの最初のビットと最後のビットを規定 する。

10

【0043】制御/状況バス406では、制御または状 況データの直列ビットを含む制御/状況データ(C/S D) 信号424の伝送が行われる。制御/状況クロック (C/SCL)信号428がC/SD信号424の各ビ ットを規定し、制御/状況フレーム同期 (C/SFS) 信号426がC/SD424内における各フレームの始 端を規定する。割込み信号430によって、下流モジュ ールによるSTSの割込みが可能になる。

【0044】STCは、DUTの試験に用いられるのが 普通であり、2つ以上の非同期プロセスが同時に行われ TS相互接続パス416を介してRBPモジュール40 30 る。プロセス間の通信には、STC内のSTSプロセッ サ間、及び、STCと制御器108の間における通信が 必要になる。STCトリガパス118は、これらの通信 要件を満たすものである。

> 【0045】STSはトリガバス118において他のS TSまたはシステム制御器108に関するトリガ信号を モニタし、あるいは、発生するようにプログラムするこ とができる。トリガバスは、64タイムスロットフレー ム構造を有する直列データハイウェイとして実現され る。各タイムスロット毎に、4ビットずつ含まれてお り、総合データ率は、毎秒5メガビットである。タイム スロット毎に4ビットずつ存在し、フレーム毎に64の タイムスロットが存在するので、1つのフレームに25 6のビットが含まれていることになる。フレームの25 6のピットの期間に低下パルスが独立した各フレームを 区切る。

【0046】トリガパス118 (図1) は、STSプロ ック410と412の間(図3)、複数のSTSモジュ ール202の間、及び、STSモジュール202とシス テム制御器108の間における通信に加え、試験装置1 る。STSまたはRBPを上流モジュールとすることも 50 00に複数の直列試験カード106が含まれている場合

には、複数の直列試験カード間における通信も可能にす る。図5には、図1のトリガパス118に関するダイヤ グラムが示されている。次に、図5を参照すると、トリ ガパス118には、トリガパス118にある直列データ を伝えるトリガデータ信号502が流される。トリガク ロック信号504は、トリガデータ信号502における データの各ピットを規定し、トリガフレーム同期信号5 06は、トリガデータ信号502における情報の各フレ ームについて始端と終端を規定する。大域停止信号50 8が、試験装置全体のプロセスを停止させるために用い 10 られる。各STSには、トリガパス118の各フレーム 内におけるスロットが割り当てられる。各STSは、そ のスロットを利用して、トリガ情報を他のSTSに送

【0047】図6には、図3のRBPモジュールに関す るプロック図が示されている。次に、図6を参照する と、RBPモジュール402には、カリフォルニア州サ ンノゼのXILinx Inc. 製、XILinx30 00ファミリーの論理セルアレイ(LCA)といった、 ルドプログラマブルゲートアレイ602が含まれてい る。フィールドプログラマブルゲートアレイ602に関 するプログラミング命令は、プログラミングバス208 を介して送られた後、内部ランダムアセクスメモリに記 憶される。2つの同じSTS相互接続バスの下流インタ フェース610及び612を利用して、このRBPと別 のRBPまたはパーソナリティモジュールとのインタフ エースが行われる。STS相互接続パスの上流インタフ ェース608は、もう1つのRBPの下流またはSTS に接続することができる。

【0048】図7には、図3の2つの同じSTSブロッ クに関するプロック図が示されている。ここで、図7を 参照すると、STS404には、ランダムアセクスメモ リ704に記憶されているユーザ命令の処理に用いられ るプロセッサ702が含まれる。ホストバス116は、 プロセッサが制御器108を介してユーザにインタフェ ースするのに利用される。トリガバスインタフェース7 06は、プロセッサ702がトリガバス118を介して 他のSTSと通信するのに利用される。並列/直列交換 器708は、プロセッサアドレス/データバス710か 40 で構成され、一方、分散パターンは、データビットが散 らの並列データを、STS相互接続パス414、41 6、417、及び、418に接続されたポート712、 714、及び、716の1つに送信するため、直列デー タへ変換するのに用いられる。マルチプレクサ718 は、プロセッサ702が、特定のポート712、71 4、または、716を選択して利用するために用いられ る。直列/並列変換器720は、プロセッサ702が、 ポート712、714、及び、716の1つからデータ を受信するために用いられ、マルチプレクサ722は、

パスインタフェース724は、プロセッサ702が、ポ ート712、714、及び、716の1つの制御/状況 回線を介して通信するために用いられる。特定のボート が、マルチプレクサ726によって選択される。割込み パス728は、トリガパスインタフェース706だけで なく、パス制御器708、720、及び、724、及 び、全ての下流モジュールからの割込みモジュールを受 け取って、割込み制御器730に送る。割込み制御器7 30は、割込みに優先順位をつけて、プロセッサ割込み 信号732をプロセッサ702に加える。プログラミン

12

【0049】全ての直列ピットストリームが、4つの特 性、すなわち、物理的仕様、記号同期法、フレーミング 法、及び、ビットグループ識別文字を備えている。

グバス208は、プログラミング情報をRBP及びPM

に送るために用いられる。

【0050】物理的仕様は、ビットストリームの電気特 性、及び、ビットストリームに関して規定された数また は論理レベルまたは状態を表わしている。

【0051】直列ビットストリームは、本質的にビット 工業規格部点である論理セルアレイとも呼ばれるフィー 20 で構成されているので、各ピットストリーム毎に、ビッ トストリーム内におけるビット境界の区切り方がある。 ビットストリームを受信するモジュールは、記号同期化 法を利用して、これらのビット境界を突き止とめる。ビ ットストリームの記号同期化法は、専用の信号ワイヤで 各僧号の境界を規定する明示的なものと、配号同期化情 報を直列データにコード化し、データと同じ物理的ワイ ヤを介して送信される暗黙的なもののいずれかである。

【0052】ビットが直列ビットストリーム内の記号に グループ化されるだけでなく、記号も、フレームにグル 30 ープ化されるのが普通である。従って、記号同期化法以 外に、直列ビットストリームは、フレーム同期化法も備 えているのが普通である。記号同期化法の場合と同様、 フレーミング同期化法は、専用信号ワイヤでフレームを 規定する明示的なものと、フレーミング情報が直列デー 夕でコード化され、同じ物理的ワイヤを介して送信され る暗黙的なもののいずれかとすることができる。暗黙フ レーミング法は、集群フレーミングパターンと分散フレ ーミングバターンのいずれかを用いることができる。集 群フレーミングパターンは、連続したピットのグループ 在するピットグループから構成される。1つのフレーム の終端と次のフレームの始端との時間間隔は、フレーム 間ギャップと呼ばれる。このギャップは、長さがゼロま たは非ゼロになる可能性がある。ギャップの長さが、非 ゼロの場合、ギャップにフレーム間充填パターンが充填 される.

【0053】直列ビットストリームは、2つ以上の独立 したチャネルの情報を同時に伝えることがよくある。こ の特性は、スイッチングまたは多重化とも呼ばれる。多 特定のポートを選択するために用いられる。制御/状況 50 重化は、明示的または暗黙的なものとすることができ

る。明示的多重化の場合、各フレームには、各多重化チ ャネルからの一群の情報が含まれている。フレーム境界 によって、ビットグループ化の基準が得られる。ISD N信号は、明示的に多重化されたピットストリームの一 例である。

【0054】暗黙的多重化の場合、各フレームには、多 重化チャネルのうちの1つからだけの情報グループが含 まれている。情報に関連したチャネルは、ビットストリ 一ムにコード化される。暗示的多重化の一例が、各フレ れる高レベルデータリンク制御(HDLC)プロトコル である。

【0055】本発明は、パーソナリティモジュールを利 用して、各種直列プロトコルをSTS相互接続バス20 6 (図2) に用いられる共通の直列プロトコルに変換す る。パーソナリティモジュールは、供試される各直列プ ロトコルに適応する、いくつかの独特な設計が施されて いる。さらに、パーソナリティモジュールは、各種プロ トコル毎に再構成を可能にするプログラマブルゲートア レイを備えていることができる。また、STS内におい 20 て各種パーソナリティモジュールを変換し、さまざまな 直列プロトコルを試験することも可能である。すなわ ち、特定の直列プロトコルに用いられるパーソナリティ モジュールは、基板試験装置100に取りつけ、試験が 完了すれば、除去することができる。

【0056】図8には、図2のパーソナリティモジュー ルに関するプロック図が示されている。ここで図8を参 照すると、パーソナリティモジュール204には、特定 の直列プロトコルに合わせて独特の設計を施される回路 要素が含まれている。パーソナリティモジュールには、 プログラミングパス208を介してSTSからプログラ ムすることが可能な論理セルアレイとも呼ばれる1つ以 上のフィールドプログラマブルゲートアレイを含めるこ とも可能である。パーソナリティモジュール204は、 刺戟パス112を用いて、供試装置に信号を送り、応答 バス110を介してDUTから応答情報を受け取る。S TS相互接続パスインタフェース802は、パーソナリ ティモジュール204がSTS相互接続パス206の1 つに接続するのに用いられる(図2)。パーソナリティ モジュール204には、状態クロック804及び電圧基 40 ク表現1104の上には、2進ビットのそれぞれを含む 準806も供給される。

【0057】図9には、ISDNの供試装置に対するテ スタとして構成された直列試験カードのブロック図が示 されている。次に、図9を参照すると、ISDNの供献 装置であるカード902は、パーソナリティモジュール 904に接続される直列信号968をと送り出す。パー ソナリティモジュール904は、インタフェース918 のISDN信号をパス920に適したSTS相互接続パ スフォーマットに変換し、この信号を、それぞれ、チャ

14

及び908に送る。RBPチャネルスプリッタ906 は、ISDN信号から2つのBチャネルB1及びB2を 抽出し、この信号をSTS相互接続パス922を介して STS914に送る。RBPチャネルスプリッタ908 は、ISDN信号からDチャネルを抽出し、このチャネ ルをSTS相互接続パス924を介してピットフィルタ として構成されたRBP912に送る。RBPピットフ ィルタ912は、Dチャネルからアドレス、制御、及 び、データ情報を抽出し、この情報をSTS相互接続バ ームのアドレスフィールドによって、チャネルが規定さ 10 ス928を介してSTS916に送る。データは、ST SからRBP906、908、及び、912と、PM9 04を介してDUT902にも送られる。

> 【0058】図10には、図9のISDN信号918に 関する詳細図が示されている。次に、図10を参照する と、DUTインタフェース918(図9) に生じるIS DN信号が、3状態の論理信号1002としてグラフで 示されている。ISDN信号の構成の詳細については、 1985年のCCITT Redbook第3巻、[I I. 5におけるCCITT 「Recommendations of the S eries I, IntegratedServices Digital Network (IS DN)」で知ることができる。ダイヤグラム1002に 示す信号レベルを表わしたニーモニックが、ダイヤグラ ムの上に一連の2進文字及び英字1004として示され る。各二一モニック1004の上には、信号1002内 の論理チャネルを識別する対応する英字1006があ

【0059】図10の上方に示す基本フレーム率のIS DN信号には、2つのBチャネルと、Dチャネルに加 え、他の情報も含まれている。図11には、図9のST 30 S相互接続バス920における信号の詳細図が示されて いる。次に図11を参照すると、図示の信号は、パーソ ナリティモジュール904が、基本フレーム率のISD N信号に含まれている2つのBチャネルとDチャネルの 情報を除く全ての無関係な情報を抽出した結果である。 PM904は、また、ISDN信号918の1002 (図10) に示す3レベル信号をグラフィック1102 で示すようなSTS相互パス920の2進信号に変換し た。上配グラフィック1102は、グラフィック信号1 102のニーモニック表現1104である。ニーモニッ 論理チャネルの記述がある。図11には示されていない が、PM904は、ISDN信号から暗黙的刻時情報及 びフレーミング情報を抽出し、この情報をSTS相互接 続パス920における明示的刻時情報及びフレーミング 情報に変換した。

【0060】図11に示すSTS相互接続パス920に おける僧号は、チャネルスプリッタ906に接続され る。チャネルスプリッタ906は、STS相互接続バス 920からBチャネル情報を抽出し、STS914に対 ネルスプリッタとして構成された、1対のRBP906 50 するSTS相互接続パス922にはBチャネルデータし

か送らない。従って、STS914はプログラムに基づ いてBチャネルデータを分析し、試験結果を判定する。

【0061】図11に示す信号を伝送するSTS相互接 続パス920は、チャネルスプリッタ908にも接続さ れている。チャネルスプリッタ908は、図11に示す 信号からDチャネル情報だけを抽出し、このDチャネル 情報をSTS相互接続バス924を介してビットフィル タ912に送る。ビットフィルタ912には、Dチャネ ルからアドレス、制御、及び、データ情報を抽出し、こ の情報をSTS相互接続バス928を介して第2のST 10 ック図が示され、図14には、チャネルスプリッタ内に S916に送る。第2のSTS916は、STS914 が試験したBチャネル情報とは別個に、その情報の試験 を行う。

【0062】図12には、図9のパーソナリティモジュ ールのプロック図が示されている。次に図12を参照す ると、供試装置からのデータが、応答バス110を介し てパーソナリティモジュール904に入り、受信データ デコーダ1202によって受信される。図10に関連し て上述のように、応答パス110のデータは、3レベル フォーマットである。受信データデコーダ1202は、 応答パス110おける3レベルフォーマットのデータを 2進TTLフォーマットに変換し、このデータを内部バ ス1212を介して送信/受信レイヤ1LCA1206 に送る。レイヤ1プロセッサ106は、ISDN信号か らクロック及びフレーム同期情報を抽出し、ISDNデ ータと共に、この独立した情報を内部パス1214を介 してRBP LCA1208に送る。RBP LCA1 208は、STS相互接続パス920の受信セクション を介してチャネルスプリッタ906及び908に送られ ら全てのチャネル情報を除去する。STS相互接続バス 920の送信セクションを介して送信情報を受信する と、RBP LCAは、ISDNバスに関してこの情報 を完成させるのに必要なチャネルを加え、内部パス12 16を介して送信/受信レイヤ1LCA1206にこれ を送る。レイヤ1プロセッサ1206は、バス1216 から外部クロック情報を取り出し、ISDN信号に埋め 込んで、完成したISDN信号を内部パス1218を介 して送信データエンコーダ1204に送る。送信データ エンコーダ1204は、バス1218の内部2進TTL 40 レベルから、刺激パス112を介してDUTに送るのに 適した3レベルフォーマットに変換する。

【0063】図13及び図14には、Bチャネルスプリ ッタ906(図9)とDチャネルスプリッタ908(図 9)の両方に用いられるRBPチャネルスプリッタのブ ロック図が示されている。パーソナリティモジュール9 04 (図9)は、ISDN信号からB及びDチャネルデ ータを除く全てを除去しており、このデータが、バス9 20を介してRBPチャネルスプリッタ906及びRB Pチャネルスプリッタ908に送られる。チャネルスプ 50

リッタは、ストリームから望ましくないデータを除去 し、所望のデータを直接STSに送る。従って、チャネ ルスプリッタ906とチャネルスプリッタ908に関す る回路構成は、両方とも、同じである。STS916に よって制御情報が送られ、BチャネルとDチャネルのい ずれを除去すべきかが識別される。以下の説明は、一般 に、チャネルスプリッタを解説し、制御情報の記憶及び 利用がどこで行われるか識別するものである。図13に は、チャネルスプリッタ内における受信回路構成のプロ おける受信回路構成のブロック図が示されている。これ らのプロック図で示された回路は、STSが、RBP内 のプログラマブルゲートアレイにプログラミング情報を 送り、ゲートアレイ内のゲートを接続して、回路をなす ようにすることによって形成される。

【0064】ここで図13を参照すると、受信データ入

16

カ (RD IN) 信号1314が、入力レジスタ131 0に接続される。また、入力レジスタ1310には、受 信クロック可能化入力 (REC IN) 信号1316及 20 び受信クロック (RCL) 信号1318も接続される。 RCL信号1318は、RCE IN信号1316が活 動状態になる毎に、RD IN1314を入力レジスタ に刻時する。入力レジスタ1310は、やはり、RCL 信号1318を受信する出力レジスタ1312に接続さ れる。出力レジスタ1312の出力は、受信データ出力 (RD OUT) 信号1322である。クロック可能化 制御回路1308は、RECIN信号1316に加え、 受信フレーム同期 (RFS) 信号1324も受信する。 【0065】データストリームからBチャネルとDチャ るBチャネル及びDチャネルを除いて、ISDN信号か 30 ネルのいずれを除去すべきかの識別を行う制御情報が、 アドレスカウンタ1304によるアドレス指定を受ける RAM1302に記憶される。この制御情報は、クロッ ク可能化カウンタ1306に接続され、クロック可能化 制御回路1308にゲート制御を加えて、Bチャネルま たはDチャネルを除去する。Dチャネルが除去されてい る場合、クロック可能化カウンタ1306は、フレーム の最初の16ピットをカウントし、フレームの最初の1 6ピットがBチャネルデータをSTS914に送ってい る間、クロック可能化制御回路1308によって、受信 クロック可能化出力(RCEOUT)信号1320を活 動させる。フレームの最後の2ピットの間に、クロック 可能化制御回路1308は、RCE出力信号1320を 非活動化し、これによって、フレームのDチャネルビッ トがフレームから除去されることになる。

【0066】 Bチャネルが除去されている場合、RAM 1302の制御情報は、クロック可能化カウンタ及びク ロック可能化制御回路によって、フレームの2つのDチ ャネルピット期間にRCE OUT信号1320を活動 化し、フレームの16のBチャネルビット期間にRCE OUT信号1320を非活動化するように設定されて

いる。

【0067】図14には、チャネルスプリッタの送信仰 が示されている。次に、図14を参照すると、アドレス カウンタ1304及びRAM1302は、図13に関連 して既述の受信側と同じである。また、RAM1302 における制御情報は、BチャネルとDチャネルのどちら を除去すべきかを示すことになる。送信データ入力(T D IN) 信号1338は、入力レジスタ1332に接 続され、酸レジスタの出力は、出力レジスタ1336に 接続される。出力レジスタ1336の出力は、送信デー 10 号は、フレームチェック認証ブロック1408に送ら 夕出力(TD OUT)信号である。送信クロック可能 化出力(TCEOUT) 信号1340が活動状態になる 毎に、送信クロック (TCL) 信号1342によって、 データが入力レジスタ1332に刻時される。クロック 可能化制御回路及びクロック可能化カウンタは、RAM 1302における制御情報の設定に基づいて、フレーム のBチャネルビットとDチャネルビットのいずれかの期 間に、TCE OUT信号1340を活動化させる。フ レーム同期制御回路1334は、送信フレーム同期入力 ットが送信されることになるまで、この信号を遅延さ せ、その時点で、送信フレーム同期出力(TFS OU T) 信号1344を活動化する。

【0068】図15には、図9のピットフィルタ回路9 12に関するプロック図である。このフィルタは、高レ ベルデータリンク制御プロトコル (HDLC) のサプセ ットを用いる。ISDN信号のDチャネルに対して作用 するように設計されている。HDLCプロトコルの場 合、フレームを区切るフラグパイトは、6つの1ビット 間を除いて、一連の6つの1ビットが生じさせない。通 常、データストリームに6つの1ビットが生じる場合に は、いつでも、HDLCデータの送り手は5番目の1ビ ットの後に0ピットを挿入し、受け手は、その0ピット を除去する。また、HDLCプロトコルは、各フレーム の終了時にフレームチェックシーケンス情報も備えてい る。Dチャネルプロトコルのより完全な説明について は、1990年にマグローヒル社 (McGraw Hill Inc.) から刊行のゲリー・シー・ケスラー (Gary C. Kessle 8」第88頁において知ることができる。図15のプロ ック図で表わした回路は、再構成可能なビットプロセッ サにおけるプログラマブルゲート、アレイの接続をプロ グラムすることによって形成される。これらのプログラ ミングビットは、試験の開始前に、STSモジュールか らダウンロードされる。

【0069】次に、図15を参照すると、制御状況イン タフェース1402は、マイクロプロセッサ1422に 制御を加えて、再構成可能なピットプロセッサ912の ポート0とポート1のいずれかを選択する。受信信号 50 テム制御器108(図1)によって開始される。このプ

と終端からフラグパイトを除去するフラグストリッパ1 404に接続される。フラグストリッパがフラグパイト を除去した後、信号は、データ内における5番目のビッ トに後続する0を取り除くゼロビットストリッパ140 6に送られる。この5番目のピットは、データに間違っ たフラグパイトが混じるのを回避するため、プロトコル に挿入されたものであり、従って、データ受信時には、 取り除く必要がある。全ての0ビットを除去した後、信 れ、フレームの終端においてフレームシーケンス情報が チェックされ、この情報が除去される。次に、信号はマ ルチプレクサ1418に通される。マルチプレクサ14 18は、STSによって制御状況インタフェース140 2を介して制御され、フラグストリッパ1404、ゼロ

18

は、バス1424を介して受信され、各フレームの始端

イパスを所望の場合には、マルチプレクサを利用して、 (TFS IN) 信号1350を受信するが、第1のビ 20 バス1424から生データを選択することも可能であ る。選択後、受信データは、バス1426を介して上流 へ送られる。

ビットストリッパ1406、及び、フレームチェックシ

ーケンス認証プロック1408によって処理された処理

データの選択に用いられる。ユーザがHDLC処理のバ

【0070】送信データは、バス1428を介して上流 モジュールから受信され、フレームチェックシーケンス 情報を各フレームに加えるフレームチェックアペンダ1 416に接続される。フレームチェックシーケンス情報 が加えられた後、その信号は、ゼロビット挿入装置14 12に送られ、誤フラグバイトを回避するため、5つの 1ピットからなる各シーケンスの後に0ピットが挿入さ を備えている。HDLCプロトコルは、フラグ文字の期 30 れる。ゼロビットに挿入後、その信号は、フラグアペン ダ1410に送られ、各フレームの始端と終端にフラグ が付加される。次に、信号は、マルチプレクサ1420 に通され、生データ1428またはHDLC処理データ の間で選択を受けて、その結果が、マルチプレクサ14 22に送られ、次に、どちらのポートが制御状況インタ フェース1402によって選択されたかに従って、ボー ト0またはポート1を介してデータが送り出されること になる。

【0071】図16~図18には、STSに含まれる、 r) による「ISDN, Concepts, Facilities, and Service 40 DUT902内のISDN回路に対する試験を実施する ためのソフトウェアの流れ図が示されている。図16に は、試験に合わせたSTS、RBP、及びパーソナリテ ィモジュールのセットアップに必要なソフトウェアが示 されている。図17には、ISDN信号のD論理チャネ ルを処理するため、STS916で実施される処理が示 され、図18には、ISDN信号のB論理チャネルにつ いてSTS914で実施される処理が示されている。

> 【0072】図16、図17、及び、図18を参照する と、試験の開始時、これらの図のソフトウェアは、シス

ロセスに入ると、プロック1502において、パーソナ リティモジュール904に含まれる2つのプログラマブ ルゲートアレイ (LCA) 回路にプログラミング情報を ダウンロードして、パーソナリティモジュール904が セットアップされる。プロック1504では、命令を送 って、パーソナリティモジュール904の刺激パス及び 応答パスをパス918を介してDUT902に接続させ る。次に、プロック1506では、プログラミングコー ドにRBP906及び908に送り、それらをチャネル スプリッタとしてセットアップする。次に、ブロック1 10 ラムに戻る。 508では、プログラミングコードをRBP912に送 り、それがD論理チャネルのためのビットフィルタをな すようにする。プロック1510では、トリガバス11 8を介してトリガ信号を送り、図17のDチャネルプロ セス及び図18のBチャネルプロセスを開始させる。こ れらのプロセスは、図16の残りのコードを並列に実行 される。次に、ブロック1512では、そのプロセスが 完了するのを待ち、プロック1514で、これらのプロ セスの結果が得られる。プロック1516では、試験に 場合には、プロック1516からのプロック1518に 移行し、試験装置100によって、通常は、インクスタ ンプによる、その基板が試験に落ちたことを表わす物理 的マーキングが、基板に対して施される。次に、ブロッ ク1522では、テスト装置100によって、DUTが 試験環境内における故障領域への経路指示を施される。 試験に合格すると、プロック1516からプロック15 20に移行し、その呼出しプログラムに戻る前に、基板 に対し試験環境内における合格した領域への案内をす る。

【0073】プロック1510において、Dチャネルブ ロセスが開始すると、制御は、ブロック1530からこ のプロセスに入り(図16)、パーソナリティモジュー ル904、チャネルスプリッタ906及び908、及 び、RBPピットフィルタ912の処理を活動化する。 次に、プロック1532において、プロセッサからの試 験が開始した旨の肯定応答を待ち、次に、ブロック15 34において、ピットフィルタ912、チャネルスプリ ッタ908、及び、パーソナリティモジュール904を 通るISDN信号のD論理チャネルを介して制御信号を 40 が可能である。 送ることにより、供試装置への接続を確立する。プロッ ク1536では、次に、Bチャネルプロセスをトリガ し、ISDNのB論理チャネルを介してダイヤルトーン を送る。次に、ブロック1538では、Dチャネルを介 して情報を送り、DUTに信号を加えて、Bチャネルデ ータを受信するように促す。プロック1540では、B チャネルプロセスをトリガし、B論理チャネルを介して ポイストーンを送り、プロック1542では、D論理チ ヤネルを介してDUTに情報を送り、信号を加えて、B

に、プロック1544では、DUTに切断するように信 号で伝え、プロック1546では、エラーが検出された か否かを判定する。プロック1534、1538、15

42、または、1544における上述のDUTとの通信 において、エラーが検出されると試験が終了し、直接ブ ロック1546に移行する。エラーが検出されると、ブ ロック1546からプロック1548に移行し、エラー 状態が図16のプロセスに戻される。エラーが検出され なければ、プロック1546においてその呼出しプログ

20

【0074】図18には、Bチャネルプロセスが示され ているが、このプロセスに入ると、プロック1560に おいて、Dチャネルブロック1536からのトリガを待 つ。トリガを受けると、ブロック1560からブロック 1562に移行し、ISDN信号のB論理チャネルを介 してダイヤルトーンを送る。次に、プロック1564に おいて、Dチャネルプロセスのプロック1540からの 次のトリガ信号を待つ。第2のトリガを待つ間、制御は プロック1562に戻り、B論理チャネルを介したダイ 合格したか否かの判定が行われ、試験に合格しなかった 20 ヤルトーンの送信を維持する。第2のトリガを受信する と、プロック1564からプロック1566に移行し、 ISDN信号のB論理チャネルを介してポイストーンを 送る。このプロックでは、試験全体が終了するまで処理 を継続する。

[0075]

【発明の効果】以上のように、本発明によれば、複雑な 組合わせの複雑な回路試験するための試験システムが提 供される。

【0076】さらに、本発明によれば、こうしたシステ 30 ムに対して、試験毎に使用される可能性の高いハードウ エア及びソフトウェア要素を設けることが可能である。

【0077】さらに、本発明によれば、共用される直列 通信プロトコルに関する組込み試験能力を備えたシステ ムが提供される。

【0078】さらに、本発明によれば、複数のプロセッ サによって制御可能な複数のチャネルを備えた、多重処 理環境試験が可能なシステムが提供される。

【0079】さらに、本発明によれば、複数の同一チャ ネルの試験に簡単に利用できる試験能力を提供すること

【0080】さらに、本発明によれば、高ピット伝送速 度で直列データの処理を行える複数の再構成可能なプロ グラマブルモジュールを提供することが可能である。

【0081】以上で本発明の現在のところ望ましい実施 例についての説明を終えたが、今では明らかなように、 本発明の目的は、完全に達成されたことになり、また、 当該技術の熟練者には明らかなように、本発明の構成及 び回路要素における多くの変更、及び、本発明の多種多 様な実施例及び用途が、それ自体、本発明の精神及び範 チャネルからポイストーンを受信するように促す。次 50 囲から逸脱せずに、可能であることが示唆される。本書

における関示及び説明は、例示を目的としたものであ り、本発明を制限するという意向はなく、特許請求の範 囲の記載によって好適に制限される。

【図面の簡単な説明】

【図1】本発明のプロック図と、その汎用基板試験装置 への実装の様子を示している。

【図2】図1の直列試験カードのブロック図である。

【図3】図2のSTSモジュールのプロック図である。

【図4】図2のSTS相互接続パスのプロック図であ る。

【図5】図3のトリガバスのブロック図である。

【図6】図3のRBPモジュールのプロック図である。

【図7】図3のSTSプロックのプロック図である。

【図8】図2のパーソナリティモジュールのプロック図 である。

【図9】 ISDN供試装慣用テスタとして構成された直 列試験カードのブロック図である。

【図10】図9のISDN信号の詳細図である。

【図11】図9のパーソナリティモジュールからのST S相互接続バス信号の詳細図である。

【図12】図9のパーソナリティモジュールのプロック 図である。

22 【図13】図9のチャネル分割モジュールのプロック図 である。

【図14】図9のチャネル分割モジュールのブロック図 である。

【図15】図9のビットフィルタのプロック図である。

【図16】ISDN回路の試験を実行するためのSTS 内に組み込まれるソフトウェアの流れ図である。

【図17】 ISDN回路の試験を実行するためのSTS 内に組み込まれるソフトウェアの流れ図である。

10 【図18】 ISDN回路の試験を実行するためのSTS 内に組み込まれるソフトウェアの流れ図である。

【符号の説明】

100 基板試験装置

102 供試装置(DUT)

104 パターン記憶式シーケンサ

106 直列試験カード

108 システム制御器

110 応答パス


112 刺激パス

20 114 バス


116 応答パス

118 トリガパス


[図1]





[图5]





[図2]














[図9]




[图12]




[図13]



【図14】



[X]15]



| Total | To

フロントページの続き

(72)発明者 ジョン・イー・シーフアーズ アメリカ合衆国コロラド州80524フオー ト・コリンズ, イースト・ピトキン・スト リート・1125